充电芯片是OZ8681
引脚定义如下：
1脚VAC:供电
2脚IACP:适配器电流检测正
3脚IACM:适配器电流检测负
4脚ICHM:电池充电电流检测负
5脚ICHP:电池充电电流检测正
6脚VDDA:5v线性电压输出
7脚IAC:适配器电流检测正负差的20倍输出，正常时为高电平
8脚COMP:补偿脚
9脚ACAV:适配器有效信号输出，正常时为高电平
10脚SCL:电池，EC，电池充放电芯片通讯的SMBUS总线的时钟线
11脚SDL：电池，EC，电池充放电芯片通讯的SMBUS总线的数据线
12脚BST:自举升压端，内接电池充电上管控制输出漏极
13脚HDR:电池充电上管控制输出
14脚LX:内接电池充电上管控制输出源极，下管控制输出漏极，外接充电电感。
15脚VDDP：内部模拟电路供电脚，为下管输出提供电压
16脚LDR:电池充电下管控制输出
17脚GND:接地
求助家电维修论坛om8373ps/n3/a/2024引脚功能
如果上拉电阻值过小，Vcc灌入端口的电流(Ic)将较大，这样会导致MOS管V2(三极管)不完全导通(Ib*β，有饱和状态变成放大状态，这样端口输出的低电平值增大(i2c协议规定，端口输出低电平的最高允许值为0.4v)。
如果上拉电阻过大，加上线上的总线电容，由于RC影响，会带来上升时间的增大(下降延是芯片内的晶体管，是有源驱动，速度较快;上升延是无源的外接电阻，速度慢)，而且上拉电阻过大，即引起输出阻抗的增大，当输出阻抗和负载的阻抗可以比拟的时，则输出的高电平会分压而减少。
I2C的上拉电阻可以是1.5K，2.2K，4.7K， 电阻的大小对时序有一定影响，对信号的上升时间和下降时间也有影响，一般接1.5K或2.2K。
(实验：接入200K上拉电阻，结果观察到信号上升时间增大，方波变成三角波)
I2C上拉电阻确定有一个计算公式：
Rmin={Vdd(min)-o.4V}/3mA
Rmax=(T/0.874) *c, T=1us 100KHz, T=0.3us 400KHz
C是Bus capacitanceRp最大值由总线最大容限(Cbmax)决定,Rp最小值由Vio与上拉驱动电流(最大取3mA)决定;于是 Rpmin=5V/3mA≈1.7K(@Vio=5V)或者2.8V/3mA≈1K(@Vio=2.8V)。
Rpmax的取值：100Kbps总线的负载最大容限
总的来说：电源电压限制了上拉电阻的最小值 ; 负载电容(总线电容)限制了上拉电阻的最大值。
补充：在I2c总线可以串连300欧姆电阻RS可以用于防止SDA和SCL线的高电压毛刺: I2c从设备的数量受总线电容,
上拉电阻阻值的确定
由于I2C接口采用OpenDrain机制，器件本身只能输出低电平，无法主动输出高电平，只能通过外部上拉电阻RP将信号线拉至高电平。因此I2C总线上的上拉电阻是必须的!
漏极开路上拉电阻取值及上拉电阻阻值的确定
RP不宜过小，一般不低于1KΩ
一般IO 端口的驱动能力在2mA～4mA量级。如果RP阻值过小，VDD灌入端口的电流将较大，这样会导致MOS管不完全导通，有饱和状态变成放大状态，这样端口输出的低电平值增大(I2C协议规定，端口输出低电平的最高允许值为0.4V);如果灌入端口的电流过大，还可能损坏端口。故通常上拉电阻应选取不低于1KΩ的电阻(当VDD=3V时，灌入电流不超过3mA)。
RP不宜过大，一般不高于10KΩ
由于端口输出高电平是通过RP实现的，线上电平从低到高变化时，电源通过RP对线上负载电容CL充电，这需要一定的时间，即上升时间。端口信号的上升时间可近似用充电时间常数RPCL乘积表示。
信号线负载电容(对地)由多方面组成，包括器件引脚、PCB信号线、连接器等。如果信号线上挂有多个器件，负载电容也会增大。比如总线规定，对于的400kbps速率应用，信号上升时间应小于300ns;假设线上CL为20PF，可计算出对应的RP值为15KΩ。
如果RC充电时间常数过大，将使得信号上升沿变化缓慢，达不到数据传输的要求。因此一般应用中选取的都是几KΩ量级的上拉电阻，比如都选取4K7的电阻。小阻值的RP电阻增大了端口Sink电流，故在可能的情况下，RP取值应稍大一点，以减少耗电。另外，通产情况下，SDA,SCL两条线上的上拉电阻取值是一致的，并上拉到同一电源上。
PCB布局布线与抗干扰设计
I2C信号线属于低速控制线，在手机PCB设计时，按通常的控制IO对待即可，无需做特别的保护设计，一般不用担心受到噪声源干扰。
但在一些特定的情况下，比如折叠、滑盖机型中，I2C的两根信号线需要通过转轴或滑轨处的FPC，此时由于信号路径比较长，距离天线比较近，而且Opendrain的输出级对地阻抗大，对干扰比较敏感，因此比较容易受到RF信号源的干扰。在这种情况下，就应适当注意对I2C信号线的保护。比如I2C两条信号线(SDA,SCL)等长度地平行走线，两边加地线进行保护，避免临近层出现高速信号线等。
上拉电阻应安置在OD输出端附近。当I2C总线上主从器件(Master &
Slave)两端均为OD输出时，电阻放置在信号路径的中间位置。当主设备端是软件模拟时序，而从设备是OD输出时，应将电阻安置在靠近从设备的位置。
I2C协议还定义了串联在SDA、SCL线上电阻Rs。该电阻的作用是，有效抑制总线上的干扰脉冲进入从设备，提高可靠性。这个电阻的选择一般在100～200ohm左右。当然,这个电阻并不是必须的，在恶劣噪声环境中，可以选用。
漏极开路上拉电阻取值及上拉电阻阻值的确定
比如常用的FM
接收模块或者Capsense触摸感应功能块，都是通过I2C接口控制的。I2C接口信号从处理器出发，经过PCB上的信号路径，进入上述电路单元。I2C信号线上载有一定干扰，这种干扰虽然幅度并不很大，但还是会影响敏感的FM接收模块或Capsense触摸感应功能块。此时，可以通过在靠近FM模块或触摸感应模块的I2C信号线上串接Rs电阻，即可有效降低干扰的影响。此外，上拉电阻端的电源也要进行退耦处理。
软件模拟I2C时序
由于一般的I2C应用速率并不高(400kbps)，使用处理器的IO口模拟I2C波形,完全可以胜任(处理器一般担任Master，占有I2C通信的控制权，无需担心随机的I2C通信服务中断其他任务的执行)。
处理器分配给I2C任务的IO口，要求可以输出高低电平，还能配置为输入端口。处理器根据总线规范以及从设备的时序要求，利用2条IO信号线，模拟I2C接口时序波形，进行I2C通信。
处理器发送数据时，通过IO口输出高电平，上升时间基本与外部上来电阻阻值无关，且比用外部上拉电阻上拉到高电平快很多。处理器在接受数据时，即便上拉电阻阻值选的大一些，从设备输出数据的波形上升沿缓慢，但由于处理器使用软件采样的而非硬件采样，因此，对数据传输的结果并不影响。也就是说，使用IO口模拟I2C时序时，上拉电阻阻值可以适当选的大一些。
需要指出的是，使用软件模拟最多只能完成单Master的应用，对于多Master应用，由于需要进行总线控制权的仲裁管理，使用软件模拟的方法很难完成。
I2C总线空闲的时候，两条信号线应该维持高电平。否则，上拉电阻上会有耗电。特别是在上电过程中，IO线上电平也应保持在高电平状态。也就是说：当Master的I2C使用的是IO软件模拟时，一定要保证该两个IO上电默认均为输入(或高阻)或者输出高电平，切不可默认为输出低电平。IO默认为输入时，可以通过外部上拉电阻将I2C信号线拉至高电平。
漏极开路上拉电阻取值及上拉电阻阻值的确定
I2C应用中上拉电阻电源问题
在部中分应用中，还存在主从设备以及上拉电阻电源不一致的情况，比如Camera模组。在很多设计方案中，Camera模组不工作时，并不是进入PowerDown模式，而是直接关闭模组供电VDDS。此时，处理器与模组相互连接的所有信号线都应该进入高阻态，否则就会有电流漏入模组;而对于此时的I2C控制信号线来说，由于上拉电阻的存在，必须关断上拉电阻电源VDDP。如果上拉电阻使用的是系统电源VDDM(VDDP=VDDM)，无法关闭，就会有漏电流进入模组;因此这种情况下，应该使用VDDS作为上拉电阻电源(VDDP=VDDS)，这样上拉电阻电源与Slave电源即可同时关闭,切断了漏电路径。
另外需要注意的是，在上述应用实例中选择的IO，应该选取上电默认为输入(或高阻)才行。
漏极开路上拉电阻取值及上拉电阻阻值的确定
--------------------------------------------------------------------------------------------------------------------
附录 上拉电阻
上拉就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用。下拉同理，也是将不确定的信号通过一个电阻钳位在低电平。
上拉是对器件输入电流，下拉是输出电流；强弱只是上拉电阻的阻值不同，没有什么严格区分；对于非集电极（或漏极）开路输出型电路（如普通门电路）提供电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。
作用
1、当TTL电路驱动CMOS电路时，如果电路输出的高电平低于CMOS电路的最低高电平（一般为3.5V）， 这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
2、OC门电路必须使用上拉电阻，以提高输出的高电平值。
3、为增强输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在CMOS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻以降低输入阻抗， 提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限，增强抗干扰能力。
6、提高总线的抗电磁干扰能力，管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上、下拉电阻是电阻匹配，有效的抑制反射波干扰。
概念
就是从电源高电平引出的电阻接到输出端
1，如果电平用OC(集电极开路，TTL)或OD(漏极开路，CMOS)输出，那么不用上拉电阻是不能工作的， 这个很容易理解，管子没有电源就不能输出高电平了。
2，如果输出电流比较大，输出的电平就会降低（电路中已经有了一个上拉电阻，但是电阻太大，压降太高），就可以用上拉电阻提供电流分量， 把电平“拉高”。（就是并一个电阻在IC内部的上拉电阻上，这时总电阻减小，总电流增大）。当然管子按需要工作在线性范围的上拉电阻不能太小。当然也会用这个方式来实现门电路电平的匹配。
注意事项
需要注意的是，上拉电阻太大会引起输出电平的延迟。（RC延时）
一般CMOS门电路输出不能给它悬空，都是接上拉电阻设定成高电平。
下拉电阻：和上拉电阻的原理差不多， 只是拉到GND去而已。 那样电平就会被拉低。 下拉电阻一般用于设定低电平或者是阻抗匹配(抗回波干扰)。
上拉电阻阻值的选择原则包括:
1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。
2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑
以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理。
使用原因
一般作单键触发使用时，如果IC本身没有内接电阻，为了使单键维持在不被触发的状态或是触发后回到原状态，必须在IC外部另接一电阻。
数字电路有三种状态：高电平、低电平、和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定！
一般说的是I/O端口，有的可以设置，有的不可以设置，有的是内置，有的是需要外接，I/O端口的输出类似于一个三极管的C，当C接通过一个电阻和电源连接在一起的时候，该电阻成为上拉电阻，也就是说，该端口正常时为高电平；C通过一个电阻和地连接在一起的时候，该电阻称为下拉电阻。
上拉电阻是用来解决总线驱动能力不足时提供电流的问题的。一般说法是上拉增大电流，下拉电阻是用来吸收电流。
OM8373PS引脚功能电压
脚号
符号
有信号电压/V
黑笔接地/KΩ
红笔接地/KΩ
功能说明
1
STANDBY
3.6
7.0
16
待机控制
2
SCL
3.6
6.5
28
时钟线输入/输出
3
SDA
3.2
6.6
28
数据线输入/输出
4
VT
2.6
8.1
28
调谐器电压输出
5
SYSTEM
3.6
8.1
+∞
P/N制式控制
6
KEY0
3.4
7.8
21.8
按键矩阵端口
7
KEY1
3.4
7.8
21.8
按键矩阵端口
8
VOL
0.5
7.5
14.5
音量控制
9
VSS
0
0
0
地
10
BAND1
4.9
6.8
21.5
波段控制1
11
BAND2
0
6.8
22.5
波段控制2
12
VSSA
0
0
0
地
13
SECPLL
2.3
10
15.5
环路滤波
14
VP2
7.8
2.4
2.4
+8V供电
15
DECDIG
5.0
7.5
13.5
外接电容滤波端
16
PH2LF
2.7
10
15.8
相位2检波
17
PH1LF
2.7
10
16.4
相位1检波
18
GND3
0
0
0
地
19
DECBG
4.0
9.0
13
外接电容滤波端
20
AVL
0
10
15.8
音频L输出
21
VDRB
0.8
1.8
1.8
场激励输出B
22
VDRA
0.8
1.8
1.8
场激励输出A
23
IF1
1.9
10
14.2
中频信号输入1
24
IF2
1.9
10
14.2
中频信号输入2
25
IREF
3.8
10.2
14.5
场锯齿波形成时间常数设定
26
VSC
2.6
10
15.8
场锯齿波形成时间常数设定
27
RF-AGC
4.0
9.5
11.8
高放AGC控制
28
AUDEEM/SIF1
3.1
9.8
15.4
伴音1输入出
29
DECSDDEM/SIF2
2.4
10.1
15.8
伴音2输出
30
GND
0
0
0
地
31
SNDPLL/
SIF
AGC
2.0
10
15.8
音频锁相环/伴音AGC控制
32
AVL/REF
0
9.8
15.4
音频L/R输入端口
33
H-OUT
0.5
1.4
1.4
行激励输出
34
FBISO
0.5
9.5
14
行脉冲输入
35
AUDEXT/QSSQ
3.2
10.5
16.1
外部音频输入
36
EHTO
1.6
8.1
13.8
极高压检测端口
37
PLLIF
2.4
10
16
IF锁相环
38
IFVO/SVO
3.2
10
11.8
视频输出
39
VP1
7.8
2.3
2.3
+8V供电
40
CVBSNT
3.5
10
16.1
复合全电视信号入
41
GND1
0
0
0
地
42
CVBS/Y
3.2
10
16
复合视频/亮度信号输入
43
CHROMA
1.0
10.2
15.5
色度信号输入
44
AUDIOUT
/AMOUT
3.4
10.5
16.5
音频输出
45
INSSW2
1.8
7.5
7.8
输入开关控制2
46
R2/VIN
2.4
10.1
16.5
R2/V输入
47
G2/YIN
2.4
10.1
16.5
G2/Y输入
48
B2/UIN
2.4
10.1
16.5
B2/U输入
49
BCL/IN
2.4
9.8
15.5
自动亮度控制输入
50
Blanking
6.0
9.8
15
黑电平控制
51
Rout
2.6
1.4
1.4
红基色输出
52
Gout
2.8
1.4
1.4
绿基色输出
53
Bout
2.8
1.4
1.4
蓝基色输出
54
VddA
3.5
5.1
10.2
+3.3V供电
55
VPE
0
0
0
地
56
Vddc
3.5
5.1
10.2
+3.3V供电
57
OSCGND
0
0
0
地
58
XTAL
in
0.8
6.8
30
12MHz振荡输入
59
XTAL
out
1.8
6.8
21.5
12MHz振荡输出
60
RESET
0
6.8
22.5
复位端口
61
Vddp
3.6
5.2
10
+3.3V供电
62
AV1
5.1
7.4
12
AV1/TV/S-V切换控制
63
AV2
5.1
7.4
12
AV2/TV/S-V切换控制
64
IR
in
4.4
8.1
+∞
遥控信号输入
