边沿D触发器
边沿D触发器的电路结构与逻辑符号如图所示，使用了3个由与非门构成的RS锁存器。
输入D从一个锁存器输入，两个锁存器共用时钟信号CLK，第三个锁存器产生触发器状态输出Q和Q非。此外还有一个异步置零端（RD非）和一个异步置一端（SD非）。
在边沿触发器的逻辑符号中，在C1端加上了动态符号——一个箭头，说明触发器只对时钟的上升沿响应，如果再在动态符号前面加上一个圆圈，则表示触发器只对时钟的下降沿响应。
输入端D前面标有一个“1”，表示这个输入端受时钟信号的影响，而在置一端和置零端S和R的前面没有标注1，说明这两个输入端不受时钟信号的影响，也就是说他们是异步置一和异步置零端。
触发器根据逻辑功能不同分为四种：RS触发器、D触发器、JK触发器、T触发器。
1、RS触发器，是构成其它各种功能触发器的基本组成部分。又称为基本RS触发器。结构是把两个与非门或者或非门G1、G2的输入、输出端交叉连接。
2、D触发器，是一个具有记忆功能的信息存储器件，具有两个稳定状态，即＂0＂和＂1＂，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
3、JK触发器，是数字电路触发器中的一种基本电路单元。JK触发器具有置0、置1、保持和翻转功能，在各类集成触发器中，JK触发器的功能最为齐全。
4、T触发器，是在数字电路中，凡在CP时钟脉冲控制下，根据输入信号T取值的不同，具有保持和翻转功能的电路，即当T＝0时能保持状态不变，T＝1时一定翻转的电路。
扩展资料：
当RS触发器的两个输入端加入不同逻辑电平时，它的两个输出端Q和Q非有两种互补的稳定状态。规定触发器Q端的状态作为触发器的状态。Q＝1、Q非＝0时，称触发器处于1态，反之触发器处于0态。R＝1，S＝0，使触发器置1。
同理，若触发器原来为1态，欲使之变为0态，必须令R端的电平由1变0，S端的电平由0变1。由于置0或置1都是触发信号低电平有效，因此，S端和R端都画有小圆圈。
百度百科——触发器
百度百科——RS触发器
百度百科——D触发器
百度百科——JK触发器
百度百科——T触发器
