是TTL电路，并不是TTL负载。
确实，TTL电路的输入端悬空为高电平，这也只限于实验，而实际设计中是不允许悬空的。
这是因为TTL内部电路的输入端是三极管发射极，当发射极悬空时，基极与集电极就会导通，与在输入端加电平是同样的效果，因发射极加高电平，发射结不导通，同样，也是基极与集电极就会导通。这里不能再过多来讲这个问题了，凡是数字电路的教材，都会讲的。
而CMOS电路的输入端，是绝对不允许悬空的，当悬空时，输入端的电平不确定，并不是高电平，因此，输出端的状态也不确定。
TTL电平标准为
输出 L： <0.8V ； H：>2.4V。
输入 L： <1.2V ； H：>2.0V
TTL器件输出低电平要小于0.8V，高电平要大于2.4V。输入，低于1.2V就认为是0，高于2.0就认为是1。
COMS电路的供电电压VDD范围比较广在+5~+15V均能正常工作，电压波动允许±10，
CMOS电平：
输出 L： <0.1*Vcc ； H：>0.9*Vcc。
输入 L： <0.3*Vcc ； H：>0.7*Vcc.
TTL 门电路和CMOS门电路输入端悬空有什么区别
TTL 输入阻抗不算高，在不影响逻辑关系的条件下，多余的端子可以悬空，但是这样做不是好习惯 。如：
Y = ABCD ，实用只有2个输入信号，C、D 悬空 ，C = D = 1 ，Y = AB ，不影响逻辑关系。把 C 、D 通过电阻接 +5V 最佳。
Y = A+B+C+D ，多余输入端就应该接地，悬空则 Y = 1 ≠ A+B 。
CMOS 器件输入阻抗极高，多余输入端不允许悬空。
TTL 门电路和CMOS门电路输入端悬空的区别：
1、结构不同。
TTL门电路是由晶体管构成的逻辑电路，CMOS门电路以MOS管作为开关器件的门电路是CMOS门电路，其中为P-MOS管和N-MOS管构成互补的结构形式。
2、电压电流不同。
由于器件的电压不同，TTL电路和CMOS电路定义的高低电平电压以及电流不一样.。所谓的需要加TTL信号就是可以以TTL标准的高或低电平信号来触发它，而所谓的TTL信号是一个电平标准。
扩展资料：
门电路的相关要求规定：
1、从逻辑关系看，门电路的输入端或输出端只有两种状态，无信号以“0”表示，有信号以“1”表示。也可以这样规定：低电平为“0”，高电平为“1”，称为正逻辑。反之，如果规定高电平为“0”，低电平为“1”称为负逻辑
2、凡是对脉冲通路上的脉冲起着开关作用的电子线路就叫做门电路，是基本的逻辑电路。门电路可以有一个或多个输入端，但只有一个输出端。
3、门电路的各输入端所加的脉冲信号只有满足一定的条件时，“门”才打开，即才有脉冲信号输出。从逻辑学上讲，输入端满足一定的条件是“原因”，有信号输出是“结果”，门电路的作用是实现某种因果关系──逻辑关系。
百度百科-门电路
