集电极开路输出(OC)的TTL器件，或者是漏极开路输出(OD)的CMOS器件可以并联使用，并联的输出端共用上拉电阻或负载，称为“线与”功能，只有并联的输出端全部是高电平，输出才是高电平，OC(OD)门并联也可以用来提高输出电流，增强带载能力。 三态输出(TS)门也可以并联，由控制电路决定各个门的开、关时间。其他输出结构的逻辑门并联时，会造成逻辑错误，或烧毁器件。
（1）由于将20k欧接地，对于CMOS管来说，相当于输入了低电平，高电平和低电平经过与非门，所以Y=1
（2）高电平和低电平经过或非门，所以Y=0
（3）一端输入高电平，一端输入低电平，高电平相与还是高电平，所以Y=1+0取反，所以Y=0
